FAQs Técnicas

Realizar una pregunta

En Vijeo Citect aparece el siguiente mensaje "Address on bad boundary" cuando se hace un include de un proyecto en otro.

La causa de este problema se debe a que las posiciones de memoria tanto de reales como longs deben de estar todas en posiciones pares ó impares.
¿Ha sido útil?
¿Qué podemos hacer para mejorar la información?